在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1982|回复: 3

[讨论] ASIC设计静电放电的问题

[复制链接]
发表于 2015-10-30 15:58:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
IC设计生产的环节中,抗静电放电的能力,除了跟工艺相关,还跟哪些因素较为密切?
前端设计有什么小技巧可以提高抗静电能力吗?求大神分享经验
我是小白,发现公司生产的芯片抗静电能力差,想了解一下相关知识
发表于 2015-11-5 11:58:28 | 显示全部楼层
还有是否与准备相应的ESD模块咯。
应用场合对产品ESD性能的要求等。
 楼主| 发表于 2015-11-6 18:11:18 | 显示全部楼层
回复 2# DOONPENG007


    应用自然可以加很多的针对处理,我最关心的是,前端设计是否与此相关,我对后端不是太关心,因为个人不打算往后端走
发表于 2015-11-7 08:25:44 | 显示全部楼层
回复 3# vigorkylin


   楼主,是学生吧?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:10 , Processed in 0.016827 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表