带DFT的设计在做FM形式验证时要作何特殊处理

qing_icefire · 发表于 2013-8-20 08:13:42

您需要登录才可以下载或查看，没有账号？注册

x

我现在做一个带DFT的设计，FM出来有很多的Error。请问诸位带DFT的设计在做FM形式验证时要作何特殊处理？

sjtusonic · 发表于 2013-8-20 09:12:49

回复 1# qing_icefire

set_constant 0 test_se

qing_icefire · 发表于 2013-8-20 20:45:27

回复 2# sjtusonic

谢谢！之前我验证rtl和综合之后的网表，只在读入网表后设置其Scan_constant为0，就通不过FM.现在把ref和impl都加上了设置Scan_constant为0的语句，就没错了!

qing_icefire · 发表于 2013-8-20 20:45:46

回复 2# sjtusonic

谢谢！之前我验证rtl和综合之后的网表，只在读入网表后设置其Scan_constant为0，就通不过FM.现在把ref和impl都加上了设置Scan_constant为0的语句，就没错了!

qing_icefire · 发表于 2013-8-20 20:45:53

回复 2# sjtusonic

谢谢！之前我验证rtl和综合之后的网表，只在读入网表后设置其Scan_constant为0，就通不过FM.现在把ref和impl都加上了设置Scan_constant为0的语句，就没错了!

manchipsky · 发表于 2013-8-24 00:39:44

需要具体分析ref中用这个Scan_constant 做了些什么，fm时都constrain到0是否合理

hnulht789 · 发表于 2015-10-27 16:23:11

需要具体分析ref中用这个Scan_constant 做了些什么，fm时都constrain到0是否合理

fangwang85 · 发表于 2018-12-27 16:43:18

mark mark

fangwang85 · 发表于 2018-12-27 21:43:20

回复 7# hnulht789

你好，请教个问题， fm的时候报了很多latch的错，其实是ICG的门控。我用了 set verification_clock_gate_hold_mode any,加入了svf，但是还是fail。

wxqy_anita · 发表于 2020-9-30 09:50:14

不应该的呀

[求助] 带DFT的设计在做FM形式验证时要作何特殊处理