在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3652|回复: 9

[求助] v2lvs问题

[复制链接]
发表于 2015-9-10 11:35:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人目前从ICC中导出个网表,   通过v2lvs -v trng.v -o trng.sp -s1 VDD -s0 VSS -s stdcell.cdl 为什么还会报警告,
警告:No module declaration for module DFFSX1 first encountered in module trng。
-s不就是把stdcell.cdl的信息INCLUDE进去了吗?????? 不太清楚是为什么  还是这个警告不需要理会呢?
 楼主| 发表于 2015-9-10 11:41:05 | 显示全部楼层
回复 1# yi4105635


    定一个
发表于 2015-9-10 15:01:34 | 显示全部楼层
-lsp stdcell.cdl
 楼主| 发表于 2015-9-10 15:41:44 | 显示全部楼层
回复 3# sogofly


    那我-s的时候还需要加stdcell.cdl吗????
 楼主| 发表于 2015-9-10 16:03:50 | 显示全部楼层
回复 4# yi4105635


    我将您这句话加上去之后,lvs确实好了很多。 但是还有线不匹配的问题。  我直接将关于filler的都给删除了。
发表于 2015-9-10 16:57:43 | 显示全部楼层
verilog中先删除filler这些单元, 因为在std_cell中是没有filler定义的, 它里面没有管子.类似的还有tap, raw_end等单元
 楼主| 发表于 2015-9-10 17:20:02 | 显示全部楼层
回复 6# sogofly


    0.0  目前我做LVS检查, 报线名对应不上 我这是新手。一般这种情况我需要怎么debug呢? 或者做什么呢? 现在有点迷茫啦。就没见过正确的 一直是incorrect nets  是关于一个模块的 它也是stdcell组成的 我看了下我ICC的网表和版图的sp   ICC中的是XCom**  而版图的sp没有Com**  根本找不到 这是为何啊???
发表于 2015-9-11 13:14:56 | 显示全部楼层
v2lvs的warning可以基本ignore

lvs的问题不是几句话讲得清的,得慢慢积累感觉,
 楼主| 发表于 2015-9-11 14:31:03 | 显示全部楼层
回复 8# icfbicfb


    嗯。版主您好,   目前要流片了,  我没做calibre的LVS  只在ICC中做了lvs  跟模拟版图老师拼图完毕了。目前才知道需要在calibre中要做从ICC中出来的gds进行lvs报告。 发现问题了。 哎
发表于 2015-9-11 17:37:10 | 显示全部楼层
top 拼起来还会有不少新的问题,建议静下来慢慢做吧, 只有lvs,drc都pass了再流片吧,否则就是浪费钱了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 14:26 , Processed in 0.027709 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表