在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2329|回复: 8

[求助] Verilog或者VHDL中的细节问题

[复制链接]
发表于 2015-8-19 19:07:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问,在 硬件描述语言中,
①  y=a+b+c+d;(“+”为或操作)

②  x=a+b
     z=c+d
     y=x+z

这两种描述的 延迟 有区别吗?
推荐 使用 那种 描述!!!???
发表于 2015-8-20 09:09:17 | 显示全部楼层
如果是4个输入的话, 我个人觉得1比较好. 原因在<深入浅出玩转 FPGA 吴厚航 特权同学 高清完整版 329页 书签版>里有说明~求指点~
发表于 2015-8-21 09:14:16 | 显示全部楼层
Y=(A+B)+(C+D)
这样比较好,3级变2级,速度得到提升
 楼主| 发表于 2015-8-21 10:04:11 | 显示全部楼层



这位大哥,能不能 指点下 ,大概 在这本书的 第几章???
发表于 2015-8-21 11:05:53 | 显示全部楼层
回复 4# 坤子
30页
发表于 2015-8-23 00:37:18 | 显示全部楼层
這就是要考慮到合成後的timing跟resource 的問題了
发表于 2015-8-23 00:52:40 | 显示全部楼层
如果是组合逻辑,在rtl是有区别,真正到了map后,都是用一个4四输入lut来时序,所以时序没有区别。如果是时序逻辑,和pipeline有关,应该用阻塞语句。
发表于 2015-8-25 15:36:12 | 显示全部楼层
从综合的角度看,建议使用第二种表达方式。主要是timing比较好,还有使用的加法器输入位宽小。还有就是资源复用的考虑。
发表于 2015-8-30 09:12:48 | 显示全部楼层
学习了,谢谢!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:31 , Processed in 0.025429 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表