在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3120|回复: 6

[求助] 求助怎样用vcs和verdi联合仿真看中间变量

[复制链接]
发表于 2015-7-29 14:16:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用Verilog写了一个testbench,想用Verdi看波形,现在顶层文件是testbench,底层文件是原有module,但是有个问题是用vcs编译testbench之后只能观察IO口波形,看不了原来module中间变量的波形,请问怎样才能看中间变量波形,或者monitor出来也行,要改代码怎么去改?
发表于 2015-7-29 20:54:30 | 显示全部楼层
testbench中的命令 $fsdbDumpvars(); 好像就是决定verdi中显示信号的数量,你可以具体看看这个命令的用法。
 楼主| 发表于 2015-7-30 09:17:44 | 显示全部楼层
回复 2# hanxinhui


      不知道为什么我用$fsdbDumpvars()出来的fsdb没有信号,我是用$dumpvars()产生vcd然后verdi自动转换的,但是我看这个命令的用法是前面的数字表示层次数,用0就行,后面跟module名称,但是我module名称如果用原有module的话在vcd里面就没有信号,用testbench就只能显示IO
 楼主| 发表于 2015-7-30 12:01:51 | 显示全部楼层
自己顶一下。。。。
发表于 2015-7-30 17:29:19 | 显示全部楼层
回复 3# vin3ent

层数0 ,后面跟你module的名字,就是表示你要看的信号是顶层信号。
你试试把0该成别的数字,后面跟一个子模块名字。    我也没有这样看过信号,不过这也是一个思路,你可以试试~~
 楼主| 发表于 2015-7-30 21:46:39 | 显示全部楼层
回复 5# hanxinhui


好的非常感谢
发表于 2017-1-7 15:59:28 | 显示全部楼层
顶一下。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:18 , Processed in 0.019958 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表