Capless LDO 输出电容放多大才合适

jzr1989 · 发表于 2015-6-27 10:10:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我做3.3 to1.1、10mA的LDO,输出电容放了150pF。想知道输出电容影响哪些方面性能，该怎样权衡，请大侠们赐教！

sea11038 · 发表于 2015-6-27 12:51:14

本帖最后由 sea11038 于 2015-6-27 12:54 编辑

capless LDO主极点一般在内部，考虑稳定性的话输出电容是越小越好，带宽如果不够，输出电容小了瞬态响应会差些，但capless一般都是考虑负载电容大小来设计电路，除了补偿电容外，还有必要再加输出电容么？

jzr1989 · 发表于 2015-6-27 12:56:54

回复 2# sea11038

参考前人的设计，都加了大电容。不同的应用场合，比如低噪音，还额外加了电容

peterlin2010 · 发表于 2015-6-27 13:37:44

我做3.3 to1.1、10mA的LDO,输出电容放了150pF。想知道输出电容影响哪些方面性能，该怎样权衡，请大侠们赐教 ...
jzr1989 发表于 2015-6-27 10:10

登录/注册后可看大图

一般LDO pass transistor use pmos

3.3v -> 1.1v  10ma 应该可以使用 nmos 方式 .是否NMOS 比较简单?
以前做ON DIE 如 opa 负端接输出使用 nmos 都很容易稳定 ,
但是改使用 pmos opa 正端接输出不稳.  如果 3.3v-> 1.1v NMOS 可以用吧