在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4185|回复: 15

[求助] 对于一个clock gating怎么设multicycle?

[复制链接]
发表于 2015-6-9 17:14:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
对于一个AND的clock gating检查,怎么设置multicycle呢?

我的写法是:
set_multicycle_path -hold 1 -from [get_cells A] -to [get_cells B]
但由于A本身是一个时序cell,而B只是一个AND gate,所以sta每次都报无效的end point,怎么破?

看了set_multicycle_path的帮助,start point和end point都需要是时序cell才可以,但我的B就是一个AND gate。
 楼主| 发表于 2015-6-9 20:51:22 | 显示全部楼层
有谁知道不?在线等。
 楼主| 发表于 2015-6-9 21:17:07 | 显示全部楼层
继续问
 楼主| 发表于 2015-6-11 08:47:11 | 显示全部楼层
?????????????????
发表于 2015-6-11 11:09:47 | 显示全部楼层
clockgate check怎么能设multicycle呢,  没道理
发表于 2015-6-11 14:56:37 | 显示全部楼层
可以用data check实现
 楼主| 发表于 2015-6-12 10:04:56 | 显示全部楼层
回复 5# icfbicfb


    那怎么解决呢?
 楼主| 发表于 2015-6-12 10:07:18 | 显示全部楼层
回复 6# 61ping


        望指教!
发表于 2015-6-12 14:16:46 | 显示全部楼层
set_data_check  -hold  VAL   -from [get_pins AND/A]  -to [get_pins AND/B]  
    查阅一下手册的  data check部分吧
 楼主| 发表于 2015-6-16 10:00:05 | 显示全部楼层




    但是现在STA已经报出有clock gating violation了,还要使用data check吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:38 , Processed in 0.020289 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表