Fitter Question

踏燕马 · 发表于 2015-6-10 16:25:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由踏燕马于 2015-6-10 16:26 编辑

我在.v 文件中定义了一个LUT：cycloneii_lcell_comb \fpu_exceptions:u6|out~40_I ( .dataa(\fpu_exceptions:u6|out_2[40] ),
.datab(rst),
.datac(\fpu_exceptions:u6|out~32 ),
.datad(in),
.combout(\fpu_exceptions:u6|out~40 ));
defparam \fpu_exceptions:u6|out~40_I .sum_lutc_input = "datac";
defparam \fpu_exceptions:u6|out~40_I .lut_mask = "0F22";

但是，综合布局布线后，在chip planner中观察到的LUT结构是这样的：
和dataa，datab，datac，datad端口连接的信号发生了变化，mask也发生了变化，估计是在综合的过程中，quartus对LUT进行了优化，逻辑功能是对的。怎么才能消除这些变化呢？需要在Analysis & Synthesis setting中改变设置吗？求，大神赐教！
chip planner.PNG

insunshinecn · 发表于 2015-6-10 19:53:19

取消综合和FIT时的优化选项。

Timme · 发表于 2015-6-10 20:13:06

没有办法自动消除

踏燕马 · 发表于 2015-6-11 08:46:28

回复 2# insunshinecn

请问具体要off Analysis & Synthesis，Fitter setting 中那几个选项呀？

hukelong · 发表于 2015-6-11 16:57:57

学习中来看看

[求助] Fitter Question

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1