DC综合后出现TIM-250的问题

jiwenqing · 发表于 2015-5-7 15:45:31

您需要登录才可以下载或查看，没有账号？注册

x

At pin '*reg*/CK' clock '*CLK' does not have the needed 'rise' edge. (TIM-250)这种问题怎么解决

icfbicfb · 发表于 2015-5-7 16:20:09

generated clk的edge 工具找不到，自己查下

kanikanixjj · 发表于 2016-2-24 14:42:47

回复 1# jiwenqing
我也遇到了同样的问题，请问你解决了吗？怎么解决的？
谢谢！

kanikanixjj · 发表于 2016-2-24 14:46:37

回复 2# icfbicfb
你好，想要请问一下，这种问题该怎么解决，自己查下之后还是不知道怎么下手。
请版主给与指点，谢谢！

besky · 发表于 2018-4-28 17:20:13

今天遇到了相同的问题，后来发现其实是寄存器的 D 端输入没有接导致的；
遇到这个问题可以优先查一下相应寄存器的输入是否都正确连接；
这个问题也说明没有认真进行验证，我也是赶时间做个 prototype。。。

xqu · 发表于 2018-4-28 19:50:39

回复 5# besky

D端输入没有接是什么意思？能否详细说明一下，我也遇到这个问题，谢谢

xqu · 发表于 2018-4-28 19:56:04

回复 5# besky

我看了下，出现这个Warning的寄存器D端接的是0.

494693243 · 发表于 2018-4-29 08:10:58

回复 7# xqu
如果设计就是这样，那应该可以waive 掉吧

厚娇07 · 发表于 2020-8-14 09:43:41

还是没有看懂是什么问题导致的

厚娇07 · 发表于 2020-8-14 09:45:12

xqu 发表于 2018-4-28 19:56
回复 5# besky

D端不接0 的也出现这个warning了呢

[求助] DC综合后出现TIM-250的问题