请教大神们，下降沿触发的逻辑电路该怎么实现？

320070921971

第一路的下降沿为输出信号的起点，第二路信号的下降沿为输出信号的终点，实在想不出该用什么电路元件实现，该怎么实现输出信号，求大神指点~（输出的信号上升沿和下降沿要求很快，只有十几个ns）

zm218wri

用JK or D FFT

ddxx

回复 1# 320070921971


            reg                reg_a, reg_b;
        wire                reg_rst;
       
        always @ ( negedge s_a or posedge reg_rst )
        if ( ~ reg_rst )
                reg_a <= 0;
        else
                reg_a <= 1;
               
        always @ ( negedge s_b or posedge reg_rst )
        if ( ~reg_rst )
                reg_b <= 0;
        else
                reg_b <= 1;
               
        assign reg_rst = reg_a & reg_b;
       
        assign out = reg_a & ~ reg_b;

320070921971

回复 3# ddxx


    额，我是想用元器件怎么搭，不是逻辑代码。。。

ddxx

回复 4# 320070921971


    那上面不就是电路么？两个触发器，两个与门啊。
    只是不是图片方式描述的。

Abner_hu1

very good

320070921971

回复 5# ddxx
好的，多谢，我好好研究一下大神的代码。。。

320070921971

回复 5# ddxx

要是通过这种方式实现了我的功能，就给大神你报喜！

ddxx

回复 8# 320070921971


    这个不是什么高深的逻辑，是最常见的鉴相器代码。lz可能是不熟悉吧。

320070921971

回复 9# ddxx


    额，不是数电出生，没怎么搞过触发器。。。上来就是直接学FPGA了，用触发器搭电路确实水平不行。