基于AXI4总线接口的MIG（挂DDR3）讨论

lg20025779

这个IP很烦，没有用户读写接口
但是模块化是优势，适合Master读写

Aomiz_fans

不错哦 学习学习 哈哈

glace12123

回复 8# Y.R.Wan

我不是大侠哈，也是菜鸟入行2年而已。。。。推一种总线，在某些方面确实有接口继承的好处，但是里面的商业因素也不言而喻。。。而且xilinx这种强推axi的做法，我也不喜欢，现在它自己的不少大型ip core的axi接口，到了里面都是转了一层自己的接口协议，基本等于挂羊头卖狗肉，比如PCIe这些core，谁都不会觉得它的axis接口有什么好处，但是如果你用它的ARM核Zynq SOC，那axi就显得比较有优势了。FPGA这两年发展不太好，xilinx的产品是不停更新，都没能在民用消费市场有所作为，新花样是一出接一出，反正你做系统按照你自己的逻辑设计做就是了，怎么样设计有优势，就怎么做。

Y.R.Wan

回复 13# glace12123

谢谢大侠的回复，今天开始把协议拿出了具体看了下，目前正在分析axi4,axi4-lite,axi4-stream 的区别，以及是否能够把axi4-stream 和mig接口上的axi4连接起来。你说的行业趋势和这个总线的实质我也表示赞同，不过有时候身不由己，必须做出来才能和老板说它到底行不行！我个人目前确实只是了解了点皮毛，正下决心这两天好好啃啃！希望大侠有空指点一下我即将发的学习笔记。

glace12123

回复 14# Y.R.Wan


    先点个赞！ 一起学习！ 大家都是身不由己，你为学位，我为钱，哈哈~

Y.R.Wan

经过这两天的学习，目前初步形成了设计方案。大概思路是这样的：我的需求是高速乒乓缓存，那么我对数据带宽的要求肯定很大。因此，mig自带的axi4接口肯定不能满足要求。这时候肯定是要我使用axi4-stream接口的。那么两者之间肯定是需要桥接的。这时候经过分析，觉得axi-dma 是可以满足要求的。为此，我去大概看下axi-dma 的数据手册[img][/img]，根据它的给出的关于以太网数据高速缓存的方案，我形成了自己的初步的设计方案。大概是，dma面向axi4-stream部分是可以在端口方面衔接的很好的。不过，因为这个设计方案中dma 的寄存器设置，中断控制都需要的arm处理器。而我的v7里面显然没有这东西。因为好像自己得编写控制器（好像略坑）。此外，lite其实和axi4之间其实是可以兼容的，这种兼容是充分的！目前，还在思考这个方案的可行性！如果大家有什么想法，或者说大家一起使用去其它带有axi4接口的ip 的工程项目时候，可以进来一起指点下！

gransport

我前一段时间刚搞过，试着说一下。
1. IP生成的AXI4接口就是memory-mapped类型的接口，包括读操作接口和写操作接口，这个你读一下相关协议就会操作；
2. 生产IP时AXI4接口数据位宽一般会根据你的ddr位宽和选的1:4时钟自动选择，也可以根据需要手动选择；
3. AXI4接口地址位宽一般是32位，ddr地址只有29位的话，只需要用低29位就行，高位填0；
其实用AXI4接口是比较简单的，你只需要自己写ddr读写控制模块，不需要关心读写请求的仲裁处理。

Y.R.Wan

回复 17# gransport

谢谢你的回复，一开始我使用的也是你的思路。不知道你这么做后数据率能达到多少？请告诉我一下行吗？因为我现在项目对数据带宽的要求比较大，所以现在改思路了，准备使用axi4-stream。目前方案还在论证，有了
结果大家再讨论啊！

Y.R.Wan

回复 11# lg20025779


   其实主要就是为了模块化方面。你知道，生成带有axi4接口的mig的时候，理论上，接下来自己按照协议的要求写master部分就可以了。但是在使用example_design 学习的时候发现了个axi4_wrapper程序，它对外提供两个端口，对mig 部分好像提供的axi4协议的接口。我想问问，是不是这个wrapper其实就是axi4协议的实现程序（我大概看了下，并且简单 的分析了下，感觉可以直接拿过来使用，就是不能完全确定）。所以，想请教下大神，example_design下的axi4_wrapper能不能直接用？

hdaixy

楼主你好，冒昧的说一下，貌似你还没把xilinx的AXI总线搞清哇。MIG里的AXI4接口是xilinx的全功能AXI总线接口，支持突发传输，所以可以将DDR3封装为该总线接口。进行封装的目的就是为了方便挂在总线互联线上供其它IP通过地址访问，而且操作简单的多了，你只需按xilinx的全功能axi4总线规范操作即可，至于地址的映射，读写仲裁什么的内部都已经做好了，完全不用你操心。你也可以封装为axi4-stream流接口，点对点的数据传输方式，所以不需要总线地址，这样的话数据吞吐率比较高，但是要自己封装，稍微麻烦些，因为要自己控制地址的映射和数据的读写，流接口就3个信号，ready、valid和data。