PLL失锁了，为什么呢？

mpig09 · 发表于 2015-3-25 12:14:23

Hi Vdsat:

1. reduce the reference clock to check the function is ok or not?
2. how about to reduce the 3.3V?
3. does the vctrl signal (from CP) can be measured?

Thanks.
mpig

harvey_qq · 发表于 2015-3-25 12:33:39

VCO swing多大, level-shifter 速度如何, 像是ls速度不够

Vdsat · 发表于 2015-3-25 13:13:35

回复 8# fuyibin

（4）.（5）是PWDN重置了一下的现象，原来测试发现低压失效的芯片，在1.05V的时候用软件对PWDN重置了一下就好了，当时觉得失效是由于一开始PWDN没置，LPF上电容没放电到0，导致3.3V一上电，VCO频率升的过高，而此时1.2V还没上好LEVELSHIFT延时过大，导致失锁；后来就一直没管，现在突然报出来失效的芯片，在1.05V可以通过PWDN重置救回来，但是反而在1.2V左右的时候，通过PWDN重置救不回来，现在傻眼了

Vdsat · 发表于 2015-3-25 13:39:58

回复 12# harvey_qq

VCO最高能到600MHZ左右, LS在VDD1.08V的时候延时在1ns以内，在VDD=0.96V时延时在ss CORNER下为60nS左右

Vdsat · 发表于 2015-3-25 13:43:33

回复 12# harvey_qq

VCO最高能到600M, LS在VDD=90%*1.2V, T=30, 各个corner延时都在1ns左右，LS在VDD=80%*1.2V, T=30, SS corner下延时在60ns左右

lwjee · 发表于 2015-3-25 22:46:23

如果所有芯片都可以在1.3V下工作，应该带宽没问题。我感觉问题是在levelshift上，当UP/DN信号脉宽小电源电压也小时，由于随机适配levelshift输出无法翻转。建议仿真levelshift Monte-Carlo。

尘下之尘 · 发表于 2015-3-26 11:30:00

同意楼上的看法，从现象来看，应该是 ls在某些条件下没有正常翻转，之前遇到过一个PAD输出也是，在LV=0.9~1.2V时输出异常，提高到1.3V以上就没问题，追踪的结果是在ls上

semico_ljj · 发表于 2015-3-26 12:29:02

转换100M时钟，不知道LF会不会有问题

ipmsn5 · 发表于 2015-3-26 13:20:01

就是level shift的问题，你这个结构是在.018um的工艺及以上做的，你很可能直接porting过来用了，没有深入研究。要知道，3.3V器件的Vt有0.7V，你的3.3V NMOS差分对管很难工作（因为传过来的信号幅度只有1.08~1.32），即使NMOS W/L再大也不行。
结构问题，去找支持1.08/3.63V的level shift 去吧，

另外的方法就是把3.3V降低到2.5V，估计会好转很多，祝你成功。

harvey_qq · 发表于 2015-3-26 16:50:53

回复 15# Vdsat

这个ls为啥对VDD这么敏感?? 降10% , delay增大60倍(1n->60n?)
另外,上面说的是VCO的swing不是频率范围, 其swing是否与Vc有关? reset LPF, VCO swing 太小?

[求助] PLL失锁了，为什么呢？

站长推荐 /2