implicit exclude pins

豆沙包 · 发表于 2015-3-25 15:00:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由豆沙包于 2015-3-26 09:26 编辑

登录/注册后可看大图

如上图所示，IMAGE_inst_clk_div_4_reg的Q端接到下一个SDFF寄存器的reg端口。在做CTS的时候，会将这个存储器的SI端口认为是 implicit exclude pins,这样在时钟树综合之后，这条路径上的latency会计算到SI端口前插入的CLKBUF/A端口，导致和另一路径上的latency出现了很大的skew。
想问一下，这一点应该定义为什么？stiop_pin还是floating_pins?还是应该更改输出时钟点（现在分频后的时候总定义在IMAGE_inst_clk_div_4_reg/Q处）？

icfbicfb · 发表于 2015-3-25 15:42:35

没必要处理吧，除非timing出现大问题

豆沙包 · 发表于 2015-3-25 16:06:25

回复 2# icfbicfb

可是，这个地方导致了很大的skew，可以忽略吗？？

loveheihei · 发表于 2015-3-27 10:10:03

SI又不是sink点，无所谓的

icfbicfb · 发表于 2015-3-27 11:40:54

报下timing看看，或者手工eco 加delay balance clktree修掉不就好了

[解决] implicit exclude pins

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2