锁相环中鉴相器的设计

ipmsn5 · 发表于 2015-3-13 14:24:26

deazone由于太小，一般测试不出来，而且你也很难拿到如此高精度高速的的仪器。
或者说测试它没有实际意义。

sara9233 · 发表于 2015-3-13 15:40:40

回复 11# ipmsn5

我在电脑上进行仿真，可以加个联系方式吗？

ipmsn5 · 发表于 2015-3-15 19:02:06

你以后从事PLL类的设计作为你的硕士课题吗？

sara9233 · 发表于 2015-3-16 10:07:42

回复 13# ipmsn5

是的。

蓝翼bluewing · 发表于 2015-4-22 13:17:45

回复 1# sara9233

我刚开始学锁相环，请问你这个结构里管子的宽长比怎么确定的

microuser · 发表于 2019-2-1 16:58:00

谢谢分享

bebop_xu · 发表于 2024-12-12 09:33:56

marked，PFD

389237340 · 发表于 2025-7-2 15:41:37

ipmsn5 发表于 2015-3-10 17:17
UP信号某些时候处于HIZ状态，所以不是0，而是负数，建议后面加上2级inverter。 ...

HIZ状态是什么状态

[解决] 锁相环中鉴相器的设计