ICC中如何应用connect_tie_cells？[已解决]

damonzhao

回复 20# 白兰地


   .lib有描述吧，你看一下你用的工艺文件

白兰地

回复 21# damonzhao


   恩恩，看到了呢，嘿嘿，原来要使用库里的单元，还可以去lib里面去了解下他的属性。

fangwang85

回复 14# damonzhao


   我用脚本试了一下，结果 tie的cell全部被优化掉了，包括我的spare cell 。版大知道大概什么原因吗

damonzhao

回复 23# fangwang85


    啥脚本？

fangwang85

回复 24# damonzhao


   set_auto_disable_drc_nets -constant false
    set physopt_new_fix_constants true
    remove_attribute [get_lib_cells */SC*TIEHI*] dont_use
    remove_attribute [get_lib_cells */SC*TIELO*] dont_use
    remove_attribute [get_lib_cells */SC*TIEHI*] dont_touch
    remove_attribute [get_lib_cells */SC*TIELO*] dont_touch

fangwang85

回复 24# damonzhao


   set_auto_disable_drc_nets -constant false
    set physopt_new_fix_constants true
    remove_attribute [get_lib_cells */SC*TIEHI*] dont_use
    remove_attribute [get_lib_cells */SC*TIELO*] dont_use
    remove_attribute [get_lib_cells */SC*TIEHI*] dont_touch
    remove_attribute [get_lib_cells */SC*TIELO*] dont_touch

fangwang85

回复 24# damonzhao



set getTiePins [get_pins -of_objects [get_nets -all -hier {VDD VSS}]]会搜索到一些inst的port
但是connect_tie_cells -objects $getTiePins -obj_type port_inst  -tie_high_lib_cell TIEHI -tie_low_lib_cell TIELO -max_fanout 4
又提示上面搜到的port不是tie low tie high的全部skip了

damonzhao

回复 27# fangwang85


   你先derive_pg_connect -tie 了么

fangwang85

回复 28# damonzhao


   用了，后来发现connect_tie_cells后 icc会优化掉一些接vss vdd的逻辑，还是多出一些没有接任何节点的 tie cell 。后面的fm都过不了，所以让前端在dc处理了。谢了

qxy1991

求问，在设计中有1000多个pin是要接到tie high和tie low单元，但是在ICC中采用如下命令设置时却加入失败：derive_pg_connection  -power_net VDD -ground_net VSS -tie  
set getTiePins [get_pins -of_objects [get_nets -all -hier {VDD VSS}]]
connect_tie_cells -objects $getTiePins -obj_type port_inst  -tie_high_lib_cell LVT_PULLHS1 -tie_low_lib_cell LVT_PULLHS0 -max_fanout 8


ICC返回结果，说是 Error: The connect_tie_cells command failed. (APLUI-004)：


反复试过了很多次，换了各种表达方式都不行。依旧是failed，特向各位大神求助。