connect_tie_cell

fangwang85

connect_tie_cells icc报出已经有38tiehi和6个tiel 例化
但是最后吐出的网表还是有1'b1和1’b0


set tiepin [get_pins -of_object [get_nets -hir -all {VDD VSS}]]


connect_tie_cell -object $tiepin -obj_type port_inst -tie_lib_high TIEHIM -tie_lib_low TIELOM -max_fanout 25


这是我用的脚本

fangwang85

report_tie_nets 发现0个tiehigh 和0个
tielow

ywlloo

connect_tie_cells icc报出已经有38tiehi和6个tiel 例化
但是最后吐出的网表还是有1'b1和1’b0


set ...
fangwang85 发表于 2014-11-25 16:01

                               
登录/注册后可看大图

   是不是不应该去get VDD和VSS呢，直接找需要tie hi，tie low的instance的pin呢？

ywlloo

要不你直接用cells_inst试试

fangwang85

回复 4# ywlloo


   谢谢回复。connect_tie_cells -obj_type cell_inst -object [get_cells -hier *] -tieh ..还是不行。icc吐出的网表还是有1'b1 1'b0
是不是connect_tie_cell前后还需要设置什么?

ywlloo

回复 5# fangwang85


   我的吐出的网表也有，有什么问题？

fangwang85

回复 6# ywlloo


   没有什么问题，我report_design -physical看了一下，应该是没有加全。tiehim和tielom的个数增加了。如果网表中有1'b1 和1'b0不是都应该通过tiehim和tielom接到vss或则vdd上吗？不应该是直接接到vdd 或则vss的。这是我的理解

ywlloo

回复 7# fangwang85


   好像应该这样理解：网表中的1‘b1和1’b0代表逻辑高电平和逻辑低电平常量，直接接电源或地来形成，至于是否需要通过tie hi和tie low单元来间接连到电源或地上，看工艺需求，现在的工艺一般需要通过这两种单元来间接连，起到ESD保护作用。

fangwang85

回复 8# ywlloo


   你说的是对的，我这个需要全部通过tie单元接电源或者地，你是怎么处理的

fangwang85

回复 6# ywlloo


   set getTiePins [get_pins -of_objects [get_nets -all -hier {VDD VSS}]]会搜索到一些inst的port
但是connect_tie_cells -objects $getTiePins -obj_type port_inst  -tie_high_lib_cell TIEHI -tie_low_lib_cell TIELO -max_fanout 4
又提示上面搜到的port不是tie low tie high的全部skip了 问题就出现在这里 不知道怎么解决啊