设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vivado multi_path 问题求助

发新帖

查看: 1739|回复: 1

[求助] vivado multi_path 问题求助

发表于 2014-11-25 13:57:32 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

假如有FF_A 和FF_B 时钟分别是clk_a , clk_b ，且 clk_b是clk_a 的四分频那么从FF_A 的Q 端到FF_B的D端需要设置multi_path 么？刚接触FPGA 请大神普及基础啊

相关帖子

回复

发表于 2014-11-25 20:55:11 | 显示全部楼层

回复 1# denifee

multi_path 怎么处理啊？用频率低的时钟采集高频率时钟的信号，有可能猜到错误的值。应该有类似握手信号的时能信号吧

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-23 03:18 , Processed in 0.018718 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表