设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › vivado multi_path 问题求助
返回列表 发新帖
查看: 1689|回复: 1

[求助] vivado multi_path 问题求助

[复制链接]
denifee
发表于 2014-11-25 13:57:32 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
假如有FF_A 和FF_B 时钟分别是clk_a  , clk_b ， 且 clk_b是clk_a 的四分频  那么从FF_A 的Q 端 到FF_B的D端 需要设置multi_path 么？刚接触FPGA 请大神普及基础啊
fpga, Vivado

相关帖子
回复

举报

polozpt
发表于 2014-11-25 20:55:11 | 显示全部楼层
回复 1# denifee


   multi_path 怎么处理啊？用频率低的时钟采集高频率时钟的信号，有可能猜到错误的值。应该有类似握手信号的时能信号吧
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 08:45 , Processed in 0.014445 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表