请教：PLL的总体相位噪声曲线拟合（已用cadence仿真出每个模块的相位噪声曲线）

kechaoli · 发表于 2013-6-3 22:50:35

回复海之子306916

designer's guide 上面有一篇kundert的讲怎么用verilogA建模仿真PLL的PN的。
ericking0 发表于 2011-9-7 11:32

登录/注册后可看大图

这篇文章能共享下不？谢谢了。。

ericking0 · 发表于 2013-6-5 20:39:22

回复 11# kechaoli

我手边也没有现成的
还好google到了
http://www.designers-guide.org/analysis/PLLjitter.pdf

wanghanrainie · 发表于 2013-12-3 20:10:13

回复 1# 海之子306916

您好，请问一下你最后是如何仿真PLL的环路噪声的。是采用verilogA建模去仿相位噪声，还是matlab来仿真相位噪声的。

caxias · 发表于 2013-12-24 02:28:56

http://www.designers-guide.org/analysis/ PLL jitter.pdf
link is good

旭日荷田 · 发表于 2014-11-19 14:20:03

回复 2# 海之子306916

老师您好，看到您的这个Matlab拟合PLL相位噪声的仿真曲线，我非常高兴。本人近段时间为了拟合PLL相位噪声都快两周了，由于对Matlab不是很熟悉，恳请老师您能不能分享一下您的这个拟合代码？邮箱：oyangyw@163.com,PFD/CP的电流噪声、VCO、分频器的相位噪声我已经用Spectre仿真出来了的。非常感谢！急