求教流水线除法的设计

atlandis · 发表于 2014-10-20 16:59:18

您需要登录才可以下载或查看，没有账号？注册

×

求教流水线除法的设计，还没有思路，请教大家

hdj419282873 · 发表于 2014-10-20 19:06:45

之前有弄过一个并行的

atlandis · 发表于 2014-10-20 20:04:02

回复 2# hdj419282873

请教，可以稍微讲讲不？怎么个并行思路？

atlandis · 发表于 2014-10-22 21:54:33

回复 2# hdj419282873

请教并行除法器的适用范围？必须是小数么？被除数小于除数么？

atlandis · 发表于 2014-10-23 09:15:32

回复 2# hdj419282873

并行除法器的时间延时：T=3(n+1)^2

所以假设.11的lib，12bit除法器用到的延时大约为500t=500*0.2ns=100ns

对于100M的设计，岂不是要10个cycle？

账号		自动登录	找回密码
密码			注册

[原创] 求教流水线除法的设计