cadence ams仿真调用verilog问题

amodaman · 发表于 2014-2-25 15:03:28

回复 9# xxwan

躲在symbol之后的是CDF参数和CDF参数所调用的netlist procedure.

xxwan · 发表于 2014-2-27 15:40:48

回复 11# amodaman
Thanks! Symbol的作用应该就是跟你说的一样才对。只是遇到一个现象，感觉这两者有点不一致。想请你看看，有没有问题？
在spectre仿真时，config中把模块的view改成symbol后，就好像把这个模块black block掉了；但是在ams仿真时，config中把view改成symbol，却可以继续调用里面的参数。譬如说，rpposab电阻，spectre中把view改成symbol后，tran仿真结果就好像没有这个电阻了，跟短路一样；但是，ams中把rpposab电阻的view改成symbol，通过tran仿真看，是正常的。

amodaman · 发表于 2014-2-28 08:58:05

回复 12# xxwan

不同的Silumator对于相同的Cell有不同的netlist处理方式，纯粹是由于CDF本身也是分Simulator的。每个Simulator有相应的CDF参数组，他们可以看上去一样，也可以完全不一样。

xxwan · 发表于 2014-2-28 10:48:53

回复 13# amodaman

谢谢啦！

sokiphon · 发表于 2014-6-11 14:10:40

各位谁有这种混仿的文档，推荐给新手看看吧，谢谢！

michaelzhang561 · 发表于 2014-6-23 17:08:48

回复 xxwan

不同的Silumator对于相同的Cell有不同的netlist处理方式，纯粹是由于CDF本身也是分Simulat ...
amodaman 发表于 2014-2-28 08:58

登录/注册后可看大图

thanks a lot!

何大爷 · 发表于 2014-10-6 11:12:41

我是把top文件里面详细include了各个底层文件的地址，然后对顶层import进库文件中，然后他就把每个底层文件都编译了一遍，其中还有底层的最后出现的是schemetic和symbol 没有底层的出现的是functional和symbol。

smrecnik · 发表于 2015-2-6 00:58:41

good job

hehuachangkai · 发表于 2015-2-6 09:12:38

顶一下，估计以后会用到

beargebinjie · 发表于 2015-4-1 16:03:06

回复 9# xxwan

我也遇到了相同的问题，哥们能说详细点吗？比如把所有的模块放在一个.v文件里面，然后在导入Verilog的时候需要做哪些特殊的设置？在ADE的设置里面没有发现simulation/ams option 可以把调用子模块的地址指向路径？

[求助] cadence ams仿真调用verilog问题

站长推荐 /1