《UVM实战》24小时问答

doogo · 发表于 2014-10-5 10:06:17

希望能给出一个勘误表，并及时更新。
tedazsx 发表于 2014-10-4 22:53

登录/注册后可看大图

正在做这个事情。谢谢你的建议。

xuxuxue · 发表于 2014-10-5 20:54:01

感谢楼主无私分享

tbb2009 · 发表于 2014-10-5 23:39:22

楼主：想确认一下，page 212所说的：当selection_mode选择UVM_SEQ_LIB_USER的时候，只有此transaction在sequence_item定义时用的constraint有效，任何seq_lib里面的seq的body里面定义的randomize() with {}都无效，是这个意思的吧。没有看过源代码，只能请教确认，谢谢！

doogo · 发表于 2014-10-6 10:24:49

楼主：想确认一下，page 212所说的：当selection_mode选择UVM_SEQ_LIB_USER的时候，只有此transaction在seq ...
tbb2009 发表于 2014-10-5 23:39

登录/注册后可看大图

你指的是UVM_SEQ_LIB_ITEM吧，确实是这个意思。

longyouren · 发表于 2014-10-7 23:48:42

已经买了，正在读中

xiaoyu840625 · 发表于 2014-10-8 12:56:10

谢谢楼主

watercube · 发表于 2014-10-8 16:37:05

强哥，7.4.2节中，如果用reg_file区分不同的hdl路径，那么在sequence中读写相应寄存器时，与不用reg_file的情况有什么区别呢？
我写成p_sequencer.p_rm.mb_ins.regA.read(status, value, UVM_FRONTDOOR)就不会报错，如果写成p_sequencer.p_rm.mb_ins.fileA.regA.read(status, value, UVM_FRONTDOOR)就不行。
因为在7.4.2节对应的代码中没有相关内容的体现，所以想问一下您。

doogo · 发表于 2014-10-8 20:55:26

强哥，7.4.2节中，如果用reg_file区分不同的hdl路径，那么在sequence中读写相应寄存器时，与不用reg_file的 ...
watercube 发表于 2014-10-8 16:37

登录/注册后可看大图

1. hdl路径只是作用于backdoor，你用的是frontdoor。2. “p_sequencer.p_rm.mb_ins.regA.read(status, value, UVM_FRONTDOOR)就不会报错，如果写成p_sequencer.p_rm.mb_ins.fileA.regA.read(status, value, UVM_FRONTDOOR)就不行。”
你的这两种方式中，只有第一种使用方式是正确的。至于第二种方式，我也是第一次见到。肯定不会这样用。
3. 至于用不用reg_file，在读写操作的时候没有任何区别，只是在最初建立reg model时有区别。当reg model建立好的时候，如果建reg model的用reg model的不是一个人，那么用reg model的人根本不知道是否有reg file。

watercube · 发表于 2014-10-9 15:04:13

回复 108# doogo

谢谢强哥及时细致的回复！
另外，发现了书的248页的一处打印错误，在代码清单7-44和代码清单7-45中间的一行文字：
“这个sequence的运行依赖于在基类uvm_sequence中定义的一个变量”
这里的基类应该是uvm_reg_sequence。

doogo · 发表于 2014-10-9 20:27:50

回复 doogo

谢谢强哥及时细致的回复！
另外，发现了书的248页的一处打印错误，在代码清单7 ...
watercube 发表于 2014-10-9 15:04

登录/注册后可看大图

谢谢你指出书中的问题

[原创] 《UVM实战》24小时问答

站长推荐 /2