如果LDMOS栅极不能耐高压，输出级改如何设计？

jyfzrzhl1988 · 发表于 2014-10-3 11:25:24

您需要登录才可以下载或查看，没有账号？注册

x

想用BCD工艺设计一个输出级，输出电平12V，最大输出电流为0.5A，但是发现这个ＢＣＤ工艺没有栅极能耐高压的ＬＤＭＯＳ，栅极最大就５Ｖ。我原来用的电路不能用了，应该怎么设计啊？不知道哪位大神能给予指点啊？附：我原来用的输出级。捕获.JPG

semico_ljj · 发表于 2014-10-3 14:05:29

BCD
耐压多少？

jyfzrzhl1988 · 发表于 2014-10-3 15:54:44

回复 2# semico_ljj

栅极５Ｖ，漏极４０Ｖ

david_fy · 发表于 2014-10-3 17:43:16

引入level shifter呢？

peterlin2010 · 发表于 2014-10-3 17:58:07

use nmos + resistor 做 level shift , and
pmos g-s 間使用 zener protect

huangniuniu · 发表于 2015-11-17 10:25:56

level shift

sumiqin · 发表于 2019-8-1 11:12:30

楼主后来怎么解决了吗。。？

peterlin2010 · 发表于 2021-3-25 07:41:41

try

logic level shift for LDMOS clamp

Novel Low Delay High-Voltage Level Shifter with Transient Performanc.pdf (2.51 MB, 下载次数: 276 )

analog 就 LDNMOS 卡高压

LDPMOS 端GS 小心电压

GIMAYON · 发表于 2021-3-25 16:39:35

0<->5V & 12V <->12-5V 2個區域

hello02 · 发表于 2021-5-20 10:41:40

看看

[求助] 如果LDMOS栅极不能耐高压，输出级改如何设计？