partition时的子模块引脚问题急急急急急急！！！！！

yic2000 · 发表于 2014-8-20 17:31:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

partition时的子模块引脚最后做完跑LVS好多问题，主要就是子模块划分时，我把RTL级时候的引脚全部保留了，但是实际做到版图时，有些会被优化，而我partition时，都保留了，没优化，然后这些引脚可能最后会悬空啊，或者一个net上有几个输出端，然后导致LVS出错。
那么在partition的时候引脚分配怎么分比较好？？？

icfbicfb · 发表于 2014-8-20 21:55:54

partition level 最好是regin， regout，或者至少没有floating input，但是可以有floating output，

yic2000 · 发表于 2014-8-21 09:33:20

回复 2# icfbicfb

floating output现在导致的drc错误啊，比如out1=a，out2=a。out2悬空，out1输出，然后lvs就报错

ccwade · 发表于 2014-8-21 11:20:57

回复 3# yic2000
插入feedthrough buffer

账号		自动登录	找回密码
密码			注册

[求助] partition时的子模块引脚问题急急急急急急！！！！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1