12b 160M pipeline ADC的 sfdr 只有53dB，求大侠帮忙看看！！

skymid · 发表于 2014-8-7 10:02:02

回复 28# wuyanwei

你检查一下subADC的码输出对不对，再检查一下时钟信号，首先需要保证不出现误码失码，设计没问题了，再看性能

wuyanwei · 发表于 2014-8-7 10:19:32

回复 30# skymid

哦，明白了，谢谢

wuyanwei · 发表于 2014-8-7 16:04:46

回复 31# skymid

sub-ADC应该没问题的，我把开关和运放都换成VerilogA写的的话，sfdr得到88dB，sndr得到71dB

skymid · 发表于 2014-8-7 16:36:13

回复 33# wuyanwei

难道你没用自举开关？前两级MDAC都需要用，后面的是传输门就行，尺寸你自己优化一下

wuyanwei · 发表于 2014-8-7 17:18:53

本帖最后由 wuyanwei 于 2014-8-7 17:20 编辑

回复 34# skymid

只有采样电路用的自举开关，后面都是传输门。一般不都是这么用？

skymid · 发表于 2014-8-7 17:29:41

回复 35# wuyanwei

第一级MDAC你都不用自居开关，那你采样到的信号SFDR估计就只有60多DB，后面电路还怎么量化，你研几了？多看看论文先，会有很对启发的

skymid · 发表于 2014-8-7 17:31:44

回复 36# skymid

开关的非线性也是一个比较重要的因素的，你如果想做一个很高的SFDR，开关一定要自己去调整优化过的

skymid · 发表于 2014-8-7 17:37:07

回复 35# wuyanwei

你先换理想开关，再换理想运放，这样你能知道主要影响的是什么了，一般性能特别差的话，是运放的问题，开关优化后，可以提高6个Db的SFDR，我以前的经验。

wuyanwei · 发表于 2014-8-7 17:38:19

本帖最后由 wuyanwei 于 2014-8-7 17:41 编辑

回复 37# skymid

马上研三了，为什么要用那么多的自举开关，加自举开关是由于开关导通电阻对输入信号有依赖信导致非线性，那只有在SHA处才用啊，MDAC那里的输入点评应该都变化不大了，为什么还要用自居开关呢？对了，你有QQ吗？加QQ聊吧？我的674325623

wuyanwei · 发表于 2014-8-7 17:43:14

本帖最后由 wuyanwei 于 2014-8-7 17:47 编辑

回复 38# skymid

自举开关的使用是由于输入信号变化对导通电阻有影响导致非线性，经过SHA之后MDAC为什么还要用自举开关啊？SHA和MDAC的输出基本上都稳定了，不会造成太大的非线性吧？我怀疑可能是运放的事，可是我的运放瞬态建立都仿过了，它还会存在什么问题呢？

[求助] 12b 160M pipeline ADC的 sfdr 只有53dB，求大侠帮忙看看！！

站长推荐 /1