ESD问题请教各位大侠！

semi_bamboo · 发表于 2014-7-15 10:44:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位，我在宜硕打ESD时现在碰到一个问题（宜硕打ESD比较权威，他们的ESD过程没有问题，
只是我们想分析他们的结果）
就是附件中所述的引脚PAD1对引脚VSS打正2000V（即PAD1为电压正端，VSS为电压负端）时，PAD1对VSS
的IV曲线在打ESD前后没有变化（说明PAD1对VSS的ESD防护没有被打坏），但是导致芯片引脚VDD对VSS之间有漏电，
不知道有没有人碰到过这个问题？什么机理呢，请教过程中

ruinsnku · 发表于 2014-7-15 11:08:09

最左边的反向串联二极管以及电阻是片外加的TVS吗？栅极到PAD1之间加的电阻略大啊~
另外在iST测试的时候是测完ESD立马进行IV曲线测试吗？还是说样片寄回来之后自己测的IV啊？

semi_bamboo · 发表于 2014-7-15 14:03:46

谢谢您的回复，
最左边的反向串联二极管及电阻都是on chip的，
在IST测试时测完ESD确实是立马进行IV曲线测试的，你是怀疑ESD机台上芯片静电没有放光，
但是我们将芯片拿回公司（过了3个多小时后）测试所有漏电的芯片，发现VDD和VSS之间的漏电电流
在VDD=3V时，漏电流都在194uA左右（偏+-2uA以内）；
在VDD=5V时，漏电流都等于537uA。
且3/5不等于194/537，说明不是正比例关系。

为什么说栅极到PAD1之间加的电阻略大呢？您是怀疑电阻略大响应变慢，会使ESD电路对
静电来不及反应吗？