xilinx中多级非门连接，如何能防止综合优化成一个非门

yymoon · 发表于 2014-6-18 11:42:57

您需要登录才可以下载或查看，没有账号？注册

x

在altera中，可以加，lcell防止多级非门被综合优化成一个非门，xilinx中应该怎么办，才能防止被综合

haitaox · 发表于 2014-6-18 12:33:10

为什么要这么多非门，一般情况下，多余的非门会被优化掉

yymoon · 发表于 2014-6-18 14:25:05

回复 2# haitaox

我需要多级非门来产生震荡，那怎么样能不被综合呢，加buffer么。。

yymoon · 发表于 2014-6-18 15:38:54

求助啊。。应该加什么约束呢

haitaox · 发表于 2014-6-18 23:25:39

类似于ring oscillator的东西？

arccosx · 发表于 2014-6-18 23:35:51

在源代码里面相应的信号定义前加上(*keep="true"*)

[求助] xilinx中多级非门连接，如何能防止综合优化成一个非门