sigma delta ADC 的死区（dead zone）问题

朱立平 · 发表于 2014-6-5 10:29:06

本帖最后由朱立平于 2014-6-5 10:35 编辑

回复 29# kwankwaner

我公佈的東西都是經過量產 silicon proven 的設計市場考驗過的東西這個IP行情價是 1800萬新台幣但是我是公佈設計方法而不是IP本身

朱立平 · 发表于 2014-6-5 10:43:40

回复 30# kwankwaner

請用力看ADI的東西他有些地方會避重就輕輕描淡寫帶過那就是重點所在請用力想出來文字背後的意義

kuohsi · 发表于 2014-6-5 10:49:15

limit cycle还是存在，只是遇到的机会少，但不代表没有，
尤其在某些DC输入会出现，只是每颗IC都不一样，所以很难发现。

朱立平 · 发表于 2014-6-5 11:06:57

回复 33# kuohsi

理論上會存在數值分析就可以明確看到但是實際測量會灌sine wave or pure DC 但是 sine wave, pure DC 其實對ADC而言輸入amplitude常常是無理數(not p/q)
因為實數軸上無理數數目遠大於有理數數目以機率而言 amplitude 會是無理數居多
所以很難看到

xiwanghebe · 发表于 2014-6-6 16:05:53

回复 21# win9401

有没有详细的例子或者图文说明？谢谢啦

win9401 · 发表于 2014-6-6 21:57:17

回复 35# xiwanghebe

唔。。比如一个积分器增益有限，会导致泄漏。。sigma-delta一个输入u很小（小是关键），以一阶结构为例，输出就会是一个正负正负的序列，这样一直循环。。其实实际中不会出现这样，，设计时会保证积分器增益足够大的。。

xiwanghebe · 发表于 2014-6-7 17:07:25

回复 36# win9401

如果这个输入非常小，应该是调制器的输出会是“正负正负正负……”吧？后面经过数字抽取滤波 ADC的输出难道不都是0吗？还是010101？

朱立平 · 发表于 2014-6-7 17:20:22

本帖最后由朱立平于 2014-6-7 17:21 编辑

回复 37# xiwanghebe

這種高解析ADC都會先經過數值模擬 OP gain以及各種類比參數 OP基本款都要弄到 DC gain = 100dB ~ 90dB

win9401 · 发表于 2014-6-7 19:31:34

回复 37# xiwanghebe

是啊。是0.这举得的例子是0左右的dead zone的意思。。每个数有自己的dead zone

win9401 · 发表于 2014-6-7 19:32:17

回复 38# 朱立平

请问工业上一般运放单位增益带宽多少M，一般都是百M以上么。。

[求助] sigma delta ADC 的死区（dead zone）问题

站长推荐 /2