自己结合工作整理的MCU芯片级的ESD防护及设计

xibiling · 发表于 2014-5-4 17:30:17

感谢分享，学习学习

JingKe · 发表于 2014-5-21 20:56:42

谢谢楼主！挺不错的

carl19880412 · 发表于 2014-5-27 10:57:55

感谢分享……-- 对于VSS到VDD的通路，是靠二极管来泄放的么？
是不是也会用 cell 内部的结构来泄放，比如：NMOS中，衬底和D/S 能够形成二极管结构。

zhanqing1215 · 发表于 2014-6-26 10:19:52

写的蛮好的，感谢分享！

davide · 发表于 2014-7-1 22:12:24

重复的资料，改了个名字而已。

达_东 · 发表于 2014-7-2 19:15:21

谢谢分享

nathan_ruan · 发表于 2014-7-3 08:49:31

就应该这样子好样的

ymli123 · 发表于 2014-7-17 08:28:41

Thanks for your share

johnli330 · 发表于 2014-7-18 17:45:16

回复 23# carl19880412

VSS对VDD打正，主要是用clamp电路的大NMOS在substrate上的PN diode泄放，所以clamp电路最好放在VSS和VDD之间(VSS和VDD很近)最好。防止ESD窜到内部电路。如果VDD和VSS很远，需要各在VSS和VDD PAD附近摆clamp电路。

johnli330 · 发表于 2014-7-18 18:00:43

回复 16# ljfaqu

目前做8bit 4bit MCU的门数（几万门）相对比较小, 注重数模混合设计，process也比较低, 主要是(0.18um, 0.32um, 0.35um, 0.45um, 0.5um etc), 对成本很care。所以ESD设计需要结合成本，工艺, 需求等考量。对于大规模的设计，注重digital设计，不会太care这些方面，大部分都用fab提供的解决方案, 不需要自己再去设计。

[原创] 自己结合工作整理的MCU芯片级的ESD防护及设计

浏览过的版块

站长推荐 /2