在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: meidierli

[求助] 基准的psrr曲线,怎么提高“带宽”

[复制链接]
发表于 2014-2-18 15:15:21 | 显示全部楼层
回复 10# caxias

请问 第二种方法 加入 subtractor 具体怎么实现?
发表于 2014-2-18 20:22:35 | 显示全部楼层
Subtractor meaning:Between stage1 and pmos output pass transistor, insert a common source stage with diode connected load. Ensure that gain of this stage is slightly less than 1 (gm1/gm2)<1 ). The diode connected pmos will replicate the supply noise on the pass transistors gate and hence PSRR will be better. Use an external capacitor to compensate the LDO.Try and let me know if you see any issues.
发表于 2014-2-18 20:35:55 | 显示全部楼层
增加功耗
发表于 2014-2-18 21:10:10 | 显示全部楼层
Agree with extra power dissipation , but this seems to be the best way since it only increases in proportion to the load. With the standard LDO architecture you will need to burn not less than 300uA in the second stage (pmos pass stage) to achieve 30dB at 1Mhz and still be stable.If you use other architectures such as using an amplifier to cancel out the noise on the gate,it would work only for a specific range of load currents and even this method consumes not less than 70u-80u extra current.
 楼主| 发表于 2014-2-19 20:22:10 | 显示全部楼层
回复 12# caxias


  顶一顶 试一试
IMG0541A_副本.jpg


这是现在的psr
 楼主| 发表于 2014-2-19 20:35:46 | 显示全部楼层
本帖最后由 meidierli 于 2014-2-19 20:36 编辑

回复 7# tmdyumf


   12楼的方法是不是增加运放的带宽? lpf是什么。。。 电容吗?
发表于 2014-2-19 21:10:01 | 显示全部楼层
回复 15# meidierli


   密切关注这个问题
楼上的图是到多少hz了啊,看不到啊
发表于 2014-2-19 21:10:30 | 显示全部楼层
回复 15# meidierli


    图不清楚 尺度看不出来
发表于 2014-2-19 21:13:48 | 显示全部楼层
回复 12# caxias

这个有论文嘛?上传一个吧,感谢ing
 楼主| 发表于 2014-2-19 21:23:37 | 显示全部楼层
回复 17# po123


   横线那里是80, 横坐标一大格  0, 10, 100,1000,10k。。。。。。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 16:53 , Processed in 0.022451 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表