直接连接OTA到pad，结果会如何？

hyleeinhit

   

P6和N1需要用ESD rule去layout，或者vout连接一个电阻(几百到几k之间)输出到pad。
tmdyumf 发表于 2014-1-23 11:38

                               
登录/注册后可看大图

我刚才理解错了，你的意思是用ESD rule layout管子，我还是第一次听说，能大概讲讲吗？请指教。

tmdyumf

回复 11# hyleeinhit


    p6和n1的drain端的active拉开一些，每种工艺的ESD rule不一样，有的process需要拉开6um。有可能还会建议在drain端再盖一层rpo。

hszgl

回复 8# hyleeinhit


    寄生电容电感的值请参考权威数据。你的OTA是中间节点，最终输出端指的是你的整个芯片处理完的信号输出端，这个端口一般都带有buffer，驱动能力强，信号能量大。对周围会产生干扰。
    Wire之间的距离虽然更大，但相比之下长度也要长的多，电感量/互感量也更大。不是只有电容耦合会串扰，互感耦合也会(考虑一下“天线”)。此外，在做精密信号处理的时候，芯片内部的信号线也要做成微带的形式，防止串扰。
    顺便提醒一下。CMOS工艺中，Diode是横向的，电流容限需考虑的是内部区域的周长而不是面积。查找一些数据证明你的ESD结构的电流容限足够，面积有限的话，可以做成梳形。

hszgl

回复 12# tmdyumf


    亲，N1和P6不是ESD管，你这样搞的话，这个OTA就挂了。

tmdyumf

回复 14# hszgl


    我当然知道这个p6,n1不是ESD管子，但是ESD打死的却是这两个管子。

    你确定这样做OTA会挂掉吗？

    你们公司的ESD没有这种要求吗？

andy2000a

esd cell 目地是當發生 esd , 電流流去 esd . 避免留到 core circuit ..但往往 是同metal 下再 ESD 還沒ON
前內部 core circuit 已被打穿

如果你是須要 bonding 出來就使用 IO/ESD rule ,以免生產時掛掉
到時發生 漏電你會無法判斷
到底是本身電路失敗 ?  還是因為 ESD 漏電而失敗 ,
因為你這電路應該不確定是否 OK 才會多 PAD .

最好方式是把內部信號使用 buffer 推到 IO PAD ..至少可以確保不是ESD 漏電使電路失敗 .

bonding（压焊）寄生电容电感一般有多大
=> sop8 ~ sot23 package  电感 一般是 2n ~
但是 BONDING WIRE越長電感越大還有　一般是 1mil  也有 0.8mil

AMI06 process 是那家 Fab ??

hyleeinhit

   

回复  hyleeinhit


    寄生电容电感的值请参考权威数据。你的OTA是中间节点，最终输出端指的是你的整 ...
hszgl 发表于 2014-1-23 14:29

                               
登录/注册后可看大图

非常实际的意见啊，多谢！

hyleeinhit

   

回复  hszgl


    我当然知道这个p6,n1不是ESD管子，但是ESD打死的却是这两个管子。

    你确定这样 ...
tmdyumf 发表于 2014-1-23 17:21

                               
登录/注册后可看大图

有益的讨论，受教了。

hyleeinhit

   

回复  tmdyumf


    亲，N1和P6不是ESD管，你这样搞的话，这个OTA就挂了。
hszgl 发表于 2014-1-23 14:31

                               
登录/注册后可看大图

我觉得hszgl是如果不使用ESD保护的pad（以避免漏电流影响）的话，需要把N1 P6在layout上做适当保护。而你的意思是不赞成使用无ESD保护的pad，如果这样的话N1和P6会挂掉，即使把N1和P6在layout做适当的ESD保护也不行，对吗？

hyleeinhit

   

esd cell 目地是當發生 esd , 電流流去 esd . 避免留到 core circuit ..但往往 是同metal 下再 ESD 還沒ON
...
andy2000a 发表于 2014-1-23 22:12

                               
登录/注册后可看大图

嗯，是啊，所以我才讨论漏电流的影响，如果影响大的话就用无ESD保护的pad，直接一条线把信号连出芯片。不过通过大家的讨论，我发现，漏电流顶多10nA，对500nA的OTA应该不会造成驱动能力不够的问题。另外我也在考虑寄生电容电感的影响。关于寄生效应，官方给出这个链接http://www.mosis.com/pages/products/assembly/index
在最底部表格里，bonding寄生电感是几个nH，跟你给出的值接近，但是bonding寄生电容只有0.2 pF，真是出乎意料的小了。另外我版图提取（EXtract）发现pad金属走线寄生电容不到1pF，即使加上ESD保护作用的diode的寄生电容，也不到1pF，这样总寄生电容也只有1~2pF，真是出乎意料。你了解的话能说说嘛？