IO单元的lvs报错

zhanggd · 发表于 2013-12-13 12:49:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

smic18工艺，对IO单元layout进行LVS时候，无法通过，所有的文件都是smic提供的，他们自己的东西怎么会通过不了呢，尝试了好几个lvs规则文件，报错都是一样的，错误类型有1·报vdd 、vss、vdd33、VSSD的错误，还有就是，在layout上标注的电源地的名字后面都加了：，比如说layout上标注vdd的时候是vdd： vss在layout上标注的是vss：是不是IO单元的lvs过程跟普通的单元的lvs过程不一样，要修改什么地方吗。请问有谁遇到过这样的问题，因为我想抽取layout的寄生参数，进行仿真，现在连lvs都过不了