关于纯数字电路lvs的问题

fengky2000 · 发表于 2010-8-5 13:33:33

哈哈，当然需要的，必须的

zengql2007 · 发表于 2010-8-9 20:49:09

是layout和PR后的带pg的网表进行比较。

zhou_charles · 发表于 2013-10-23 08:40:20

xiexie, who can tell me the way?

marsedes · 发表于 2013-10-23 09:08:16

回复 13# zhou_charles

几年前的帖子都翻出来了都 .....
导出.v的网表先在导出gds（就在这步骤用map转了或者导入的时候转，建议这个时候转了）..把转后的gds导入到virtuoso中一个新库中。这个时候是没有地下的cell的，你可以吧stdcell的gds也导入到这个库中或者在导入到新库的时候关联下stdcell库也可以（关联的话你得把stdcell的gds先导到一个新库库中）...... 这个时候的gds搞完了注意label对不对... 这个时候在用v2lvs把你前面导出的.v的网表转成cdl的形式...这个时候.cdl和gds都有了就可以lvs了......
v2lvs要是不会用就上网查吧，很简单的一一说出来得打很多字额....我挣几分真不容易啊！！！！！

lkk0815 · 发表于 2013-12-24 14:40:30

一定要做

李小仙儿 · 发表于 2015-6-18 08:42:48

回复 14# marsedes

学习了，昨天还在纠结怎么做LVS，谢谢

ttliu · 发表于 2015-6-18 09:08:51

.gds 和 .cdl文件做LVS验证，我们是这么做的。

[求助] 关于纯数字电路lvs的问题

浏览过的版块

站长推荐 /1