Xilinx中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响？

prototyping · 发表于 2013-10-14 10:31:19

您需要登录才可以下载或查看，没有账号？注册

x

Xilinx的V6中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响？

windflood · 发表于 2013-10-14 13:40:34

VCO频限

prototyping · 发表于 2013-10-14 14:35:33

回复 2# windflood

谢谢啊。能说得具体一点吗？

sonson2008 · 发表于 2013-10-15 15:01:41

不同速度等级的FPGA器件内部VCO的锁定频率范围不一样。如果不在这个锁定范围内的话，是不能锁定的。如果不匹配的话，你的输入时钟经过倍频以后，可能不在PLL的锁定范围内。

prototyping · 发表于 2013-10-15 15:21:36

回复 4# sonson2008

CLKINx_PERIOD给的是1.5ns，输入时钟是400M，这样有影响吗？

eaglelsb · 发表于 2013-10-15 16:05:02

一般输入时钟与MMCM上配置的时钟频率是相同的，相差不太远也可以锁定。

你就按一致的配置，然后VCO是有频率范围，你通过乘M除N的方法可以使频率落在有效范围内，你用IP COREGEN生成时GUI界面上是有提示的，按上面提示做就好。

prototyping · 发表于 2013-10-15 17:58:40

回复 6# eaglelsb

现在在看一个项目的代码；遇到这样的疑问所以上来问一下。。。觉得奇怪呀

eaglelsb · 发表于 2013-10-15 18:12:57

回复 7# prototyping

估计这项目的代码也从其它项目移植过来的，结果有些地方忘记改了，但是也能工作，所以就放在那了。

prototyping · 发表于 2013-10-15 19:28:23

回复 8# eaglelsb

恩谢谢啦！

[资料] Xilinx中MMCM_ADV参数CLKINx_PERIOD的数值与接入时钟周期不匹配有什么影响？