设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用Timequest约束和分析源同步电路
返回列表 发新帖
查看: 1906|回复: 5

[资料] 使用Timequest约束和分析源同步电路

[复制链接]
hfyfpga
发表于 2013-8-24 22:30:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
使用Timequest约束和分析源同步电路

04_使用Timequest约束和分析源同步电路.pdf

2.76 MB, 下载次数: 72 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

举报

zhuzhiqi
发表于 2013-10-24 16:11:22 | 显示全部楼层
very good material！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

学晋
发表于 2014-4-28 01:07:37 | 显示全部楼层
看看那看看
回复 支持 反对

举报

opqfeixue
发表于 2018-4-2 15:59:59 | 显示全部楼层
感谢分享。
回复 支持 反对

举报

iNostory
发表于 2018-6-12 13:22:33 | 显示全部楼层
回复 1# hfyfpga


    thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

林缘
发表于 2018-6-16 22:06:48 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 00:36 , Processed in 0.018328 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表