在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4180|回复: 2

[求助] 如何防止综合出带置位端的dff????

[复制链接]
发表于 2013-8-8 17:33:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近综合时发现仅仅是一个打拍的寄存器也会综合出带低有效的set置位端的寄存器,并且set端通过一个上拉器件接固定电平1,也就是说其实set端是不起作用的,请问:工具在综合时为什么会从库中选择这样的器件?而不选择不带set端的啊

而且,一个3bit的打拍寄存器,高两bit综合出的是不带set端的,而最低bit确实带set端的,同样的逻辑工具为什么综合出不同的器件呢?请哪位大侠出来指点一下   应该如何避免这种现象啊
发表于 2013-8-8 18:02:54 | 显示全部楼层
回复 1# tiantang521


    设dont use呗,不过这样一来别的地方也不能用这个cell了
 楼主| 发表于 2013-8-8 18:59:14 | 显示全部楼层
可能二楼没太明白我的意思,刚才找到解决方法了
compile 之后加上-exact_map,如果不是逻辑需要就不会综合出带set端的触发器
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 15:59 , Processed in 0.026380 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表