在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: zhujihan

[求助] 请教一个关于 电荷分布 SAR 采样电容列阵的问题;

[复制链接]
 楼主| 发表于 2013-7-31 13:00:01 | 显示全部楼层
回复 17# mouseliu



”如果LSB  CDAC参与采样,则LSB  CDAC的上极板在采样期间浮空,直流电平(工作点)未知 ,这貌似并不是什么问题。”





如果LSB  CDAC参与采样,为什么LSB  CDAC的上极板在采样期间要浮空??也需要接直流电平哦,不然怎么采样?
回复 支持 反对

使用道具 举报

发表于 2013-7-31 16:43:48 | 显示全部楼层
回复 21# zhujihan


采样期间,LSB Sum 与 Bridge cap 串联 ,等效为 MSB CAP阵列 的LSB。如果LSB CAP的 top 极板 接电位, 采样出来是个啥啊?
回复 支持 反对

使用道具 举报

发表于 2013-7-31 20:46:32 | 显示全部楼层
回复 19# zhujihan

R-2R结构没做过,应该是电容匹配性好吧。现在流行的都是都是用电容阵列
回复 支持 反对

使用道具 举报

发表于 2013-7-31 20:52:12 | 显示全部楼层
回复 20# zhujihan

如果都采样时,比较器输入Vx=-Vin+D1*C1+D2*C2。。。。缩放电容就不是单位电容了,是个分数,满足LSB阵列电容之和与Cc串联后等于MSB阵列的最小电容。如果缩放电容就是单位电容,就有一个系数了,你可以算一下
回复 支持 反对

使用道具 举报

发表于 2013-7-31 21:03:26 | 显示全部楼层
回复 22# mouseliu

采样期间,LSB Sum 与 Bridge cap 串联 ,也可以不等效为 MSB CAP阵列 的LSB,LSB CAP的 top 极板 和MSB的top采样期间都可以接共模电平,你可以参考这个论文 Analysis on Capacitor Mismatch and Parasitic Capacitors Effect of Improved Segmented-Capacitor Array in SAR ADC   
    abbr_aaf7c908e4b5203fae5ff77faacc3f39.pdf (361.82 KB , 下载次数: 43 )
回复 支持 反对

使用道具 举报

发表于 2013-8-1 14:41:01 | 显示全部楼层
回复 24# hgdsong


如果按照常规的LSB CAP的最后加一个单位电容的Dummy电容,则 Bridge Cap的确是一个分数,比如16/15*Cu,或者32/31*Cu.....诸如此类了。这种情况通常是不好的,毕竟layout不好匹配嘛。当然,如果有mismatch calibration,另当别论。稍加改进,去掉LSB CAP的最后一个Dummy电容,此时Bridge Cap的取值就变为Cu,即单位电容。
当然了,Bridge Cap可以取成2*Cu、3*Cu、4*Cu......此时,LSB CAP需要增加一个对应补偿电容。
回复 支持 反对

使用道具 举报

发表于 2013-8-1 14:41:55 | 显示全部楼层
回复 24# hgdsong


如果按照常规的LSB CAP的最后加一个单位电容的Dummy电容,则 Bridge Cap的确是一个分数,比如16/15*Cu,或者32/31*Cu.....诸如此类了。这种情况通常是不好的,毕竟layout不好匹配嘛。当然,如果有mismatch calibration,另当别论。稍加改进,去掉LSB CAP的最后一个Dummy电容,此时Bridge Cap的取值就变为Cu,即单位电容。
当然了,Bridge Cap可以取成2*Cu、3*Cu、4*Cu......此时,LSB CAP需要增加一个对应补偿电容。
回复 支持 反对

使用道具 举报

发表于 2013-8-1 14:47:10 | 显示全部楼层
回复 25# hgdsong


  在sample 阶段如果LSB Cap的上下极板都接直流电平(交流地),则相当于LSB部分没有参与采样,此时通常需要在MSB cap部分增加一个Cu,这个Cu参与采样(等效为 LSB Sum Cap参与采样)
在采样期间,不存在 LSB Cap下极板接输入信号,上极板接直流电平的状况。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-8-1 17:26:56 | 显示全部楼层
本帖最后由 zhujihan 于 2013-8-1 17:43 编辑

回复 28# mouseliu


   不好意思,我之前的回复误解你的意思了,我以为你说的LSB列阵的上级板节点指的是缩放电容和比较器连接的那个节点。缩放电容和LSB列阵上级板连接的那个节点悬空没事的。

那么你是否认为将LSB列阵也加进去采样是一个更好一点的方案呢?
既然看不出什么坏处,又可以消除满量程误差的话,呵呵
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-8-1 17:40:24 | 显示全部楼层
回复 24# hgdsong


   呵呵,大哥我仔细看了论文,理解你那两条公式的意思了,不过我的观点没有改变,同时用LSB列阵和MSB列阵采样,Vin的输入范围没有缩小;分析如下:
以12bit,6bit LSB 和 6bit MSB这个结构来分析,同时用LSB和MSB列阵进行采样,再分配阶段12bit全部置“1”时,Vx节点电压:
Vx=-Vin+ 63C/[63C+(63C//C)]*(1/2Vref +1/4Vref + 1/8Vref +…… +1/32Vref ) +(63C//C)/[63C+(63C//C)]*Vref
    =-Vin + Vref


所以Vin的输入最大值就是 Vref,而且没有满量程误差;
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 19:58 , Processed in 0.018164 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表