这个电流比较怎么理解？

istart_2002

原理：AVDD从0V开始上升，此时PMOS M0-M4未导通，PM4的漏极电压跟随AVDD变化，当AVDD升高至CTRL2电压可以将右边一串NMOS管导通时，PM4漏端电压被拉低，直到CTRL1电压将左边一路NMOS打开，电流镜导通，当电源升高到一定电平，PM4电流大于NM35电平是，PM4漏级电压再次被拉高。
问题：当我列电流方程


求得两个电压AVdd1=1.7824V，AVdd2=3.7320V；
其实PM4的漏端有两次翻转，一次是AVDD大于右边NMOS的vth时，还有一次应该有一个AVDD，现在有两个，如何理解？？？？

typhoon222

。。。

jiang_shuguo

PM4漏在电源高到一定程度时，被拉低就起不来了。若能被拉起来，条件也非常可可，考虑PT变化，你这个不行的。

jiang_shuguo

电路两边一样，只有CTRL2比CTRL1高。

istart_2002

   

PM4漏在电源高到一定程度时，被拉低就起不来了。若能被拉起来，条件也非常可可，考虑PT变化，你这个不行的。 ...
jiang_shuguo 发表于 2013-7-3 16:49

                               
登录/注册后可看大图

   怎么被拉低就起不来了呢？通过仿真PM4的漏端是下图这样的

jiang_shuguo

啊！！！！！！！
这个结果与我的认知相悖

nool

vdd再往上扫，vo肯定会下来的 因为dVi=ratio*Vdd,一直在变大

nool

但是需要注意是nmos导通是先进入线性区
ratio1=(1.5+0.3)/(1.5+0.3+2.2)
ratio2=(1.5)/(1.5+0.3+2.2)
state1. vdd<vthn/(1-ratio1) Gvdd=Rnoff/(Rpoff+Rnoff) Gdv=0; Vo rise
state2. vthn/(1-ratio1)<vdd<vthn/(1-ratio2) Gdv>Gvdd; Vo fall
state3. vthn/(1-ratio2)<vdd<(2vthp-vthn)/(1-ratio) Gdv<Gvdd; Vo rise
state4. (2vthp-vthn)/(1-ratio)<vdd Gdv>Gvdd; Vo fall

istart_2002

回复 6# nool


   来张图吧，绿色是电源，青色是PM4漏端

nool

回复 8# istart_2002


   1. @vdd=vddmax, nmos仍在线性区？
   2. 继续加大vdd向上扫描

  我上面的分析里面，Vo=Vdd*Gvdd-dV*Gdv=Vdd(Gvdd-0.3/4*Gdv)
  4个state的分类是近似的