求教DC综合线延时问题

HADIST · 发表于 2013-5-26 16:42:44

您需要登录才可以下载或查看，没有账号？注册

×

在用DC综合电路后，做时序分析的时候，path的延时中都没有线延时的信息，即都是以0来处理，那么就是说综合后的slack值为0是肯定不行的，布线后肯定无法满足时序要求，那么关于线延迟，综合的时候是不是要留一些裕量给线延迟呢？如果是的话，这个裕量要留多少？

Timme · 发表于 2013-5-26 16:55:10

本帖最后由 Timme 于 2013-5-26 16:59 编辑

你用DCT就不用纠结这个问题了。打dc_shell -topo可以进去（前提是有License）。

教程见这里。

HADIST · 发表于 2013-5-26 19:53:23

回复 2# Timme

什么意思？DCT能分析线延时？

Timme · 发表于 2013-5-26 19:56:23

回复 Timme

什么意思？DCT能分析线延时？
HADIST 发表于 2013-5-26 19:53

登录/注册后可看大图

能，而且很准。你可以看一下DCT_2009.06_SG.pdf这个文档。

HADIST · 发表于 2013-5-26 20:07:12

回复 4# Timme

谢谢我一会儿看看，那实际中做综合的时候都是用的这个？

Timme · 发表于 2013-5-26 20:29:16

本帖最后由 Timme 于 2013-5-26 20:31 编辑

回复 Timme

谢谢我一会儿看看，那实际中做综合的时候都是用的这个？
HADIST 发表于 2013-5-26 20:07

登录/注册后可看大图

只要是对QoR有一定追求的相信都会用这个。。。水平低的小公司估计不用

HADIST · 发表于 2013-5-26 20:46:30

回复 6# Timme

QoR是什么的简写？什么意思？

Timme · 发表于 2013-5-26 20:55:18

回复 Timme

QoR是什么的简写？什么意思？
HADIST 发表于 2013-5-26 20:46

登录/注册后可看大图

quality of result...

HADIST · 发表于 2013-5-26 20:56:19

回复 8# Timme

呵呵让您见笑了啊，我自学，周围没人搞这个。。所以很多问题不懂，

hzdzkjly · 发表于 2013-12-16 11:31:35

好东西，谢谢

账号		自动登录	找回密码
密码			注册

[求助] 求教DC综合线延时问题