在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4438|回复: 3

[求助] 版图新手

[复制链接]
发表于 2013-5-9 13:36:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教:VDD和VDD!在LVS中检查有什么区别?现在只是知道带!是全局变量,但是在过LVS时,我根据电路打的pin VDD!LVS不会报错但是会报一个warning,Invalid PATHCHK request “!POWER": no POWER nets present.operation aborted.不知道是为什么?
发表于 2013-5-10 12:06:12 | 显示全部楼层
不会报错指的是LVS就没有run出结果吧,这个应该是你lVS中断了,没有run!!!可能是short了
 楼主| 发表于 2013-5-10 13:24:29 | 显示全部楼层
回复 2# zhai1618


    是吗,但是我只是做了一个电阻的LVS,非常简单,电路图和版图都是只有一个电阻,电阻就是阱电阻,我问同事说因为我在电路中没有用到电源,所以就报错了,可以我用到地了,地同样也会报错?
发表于 2020-10-31 11:44:16 | 显示全部楼层
tsmc18rf 工艺库的话
vdd 和 ground 的 label 要用 poly1 lvs 层才行, 用 poly1 pin层和别的层都不能通过。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 22:32 , Processed in 0.016440 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表