xilinx 的BUFG 在综合和布局布线的时候如何正确添加约束

一力为侵 · 发表于 2013-3-1 10:20:38

您需要登录才可以下载或查看，没有账号？注册

x

在设计中插入BUGMUX 和BUFG 仿真跑过了，在用synplify综合的时候报了如下警告：

网上很少syn_clock_priority这个参数，而且也写的很粗略，不知道怎么用，求指导

在做bit文件的时候要在UCF中添加约束，官方文档说明如下：
RTX截图未命名.png

但是 “#”到底怎么写也没有告知，请前辈来个例子；

以上，谢谢~

一力为侵 · 发表于 2013-3-1 10:32:50

路过的各位请不吝赐教~

一力为侵 · 发表于 2013-3-1 14:48:59

给个相关的文档也行，谢谢了~

一力为侵 · 发表于 2013-3-1 16:11:41

今天下午的收获吧：
综合的警告先跳过，先解决布局布线的问题：
这个文档xilinx官方的我之所以没有约束成功是因为我不是在顶层实例化该模块，而是在其内部的某个子模块；

这个文档介绍了关于xilinx的所有约束信息，及方法，非常好。分享给大家。

xilinx constraints.pdf (2.84 MB, 下载次数: 668 )

443665663 · 发表于 2013-3-3 10:22:51

谢谢分享

443665663 · 发表于 2013-3-3 10:26:28

谢谢分享经验

ray888888 · 发表于 2013-7-4 00:07:28

good to know, thanks

ray888888 · 发表于 2013-7-4 00:08:47

谢谢分享经验, good to know, thanks

gygyg · 发表于 2013-7-4 06:28:08

那个文档在ise的帮助里面就有

wide_road · 发表于 2013-7-4 11:31:18

生成 gtx IP后，在example 中用到了bufgmux，dcm，bufg

[求助] xilinx 的BUFG 在综合和布局布线的时候如何正确添加约束