不知道该怎样给一个ADC定设计指标

fuyibin

楼上是牛人啊，14bit,200M都出来了(ADI,TI确实是出来了），只是不知道实际流片出来的ENOB有多少？国内哪家公 ...
csmclee 发表于 2013-2-1 11:07

                               
登录/注册后可看大图

测试简单，自己做块板子，找个安捷伦的信号发生器，逻辑分析仪，在找几个minicircuit的带通滤波器就可以测了，要不要我给你看看我的testbench

敏兹

国内貌似14位250M都出来了，250M下enob 10.8，不过良率不行

csmclee

测试简单，自己做块板子，找个安捷伦的信号发生器，逻辑分析仪，在找几个minicircuit的带通滤波器就可以测 ...
fuyibin 发表于 2013-2-2 22:15

                               
登录/注册后可看大图

  一段时间不来，EETOP上牛人辈出啊，原来14位，200MSPS的ADC测试如此简单，自己做块板子，请问老兄准备做几层板，噪声串扰电磁辐射等问题如何解决？找个安捷伦的信号发生器，逻辑分析仪，说得真轻巧，请你推荐一下相应仪器呢？16位100M的信号源有吗？N33522？逻辑分析仪N16820够吗？要满足14位,200MSPS的测试要求，时钟发生器的jitter要小到什么程度你想过吗？不要测过一个十位，几十兆的ADC就开始认为测试简单，这样只会显得自己浅薄。

csmclee

国内貌似14位250M都出来了，250M下enob 10.8，不过良率不行
敏兹 发表于 2013-2-3 11:43

                               
登录/注册后可看大图

ENOB只有11 位不到，也好意思说自己是14位的？250MSPS的throughput是设计难点吗？关键的是你的输入信号频率FIN是多少？先不按最苛刻的NYQUIST计算，就算通用的标准1/3的采样频率算，如果对80M的输入信号采样，能获得11位的ENOB，我觉得这个水平在国内都不错了。如果只考虑设计指标，不管实际流片性能，那别说14位，200M，就算16位300M又有何难？流片出来，用这个所谓的16位ADC配合几百兆的时钟去测一个几十K的输入信号，获取一个11,12位的输出，再大言不惭地说自己做了一个16位几百兆的ADC？

adcer

回复 11# fuyibin


   对你的testbench感兴趣，拿出来showshow？

fuyibin

回复 15# adcer

signal generator: Agilent4432/4438/8663   ------> signal & clock sorcue
logic analyzer: Agilent 16800 series
badnpass filter: minicircuit 1MHz/5MHz/10MHz/20MHz/40MHz/100MHz....
然后再加一个电源即可

fuyibin

回复 13# csmclee

你觉得bottleneck是什么？
呵呵，agilent16820怎么就不能测14bit/200M 的ADC了？16800系列每个port 16bit，有2个或4个port，最高可支持到500M到1G，以前我们DDR测试都是用16800
关于PCB，你觉得PCB层数越多越好么？测个ADC做4层或6层就够了，不就是一对dirrerential pair，底下给个完整的ground plane，其实ADI或TI的demo板都做的很烂，都是实习生画的
E4438或者8663的phase noise足够低了，再做bandpass filter，SNR测个70多不到80dB还是没有问题

hezudao

回复 13# csmclee


    信号源用lc滤波，产生16bit很难吗？14位200mps的logical analyzer是个问题？还串扰和电磁辐射，这些不都是基本功？clock jitter当然要小，这部分可能是最难的，不过既然是测试，power和pin都不是问题的话，也不是不好解决，当然low jitter clock是另外的问题，这里测adc.

fuyibin

回复 12# 敏兹
14bit 做出来才10.8bit 还是不要拿出现眼的好，因为这个resolution 的后2位可有可无，你就当它是12位就好了

敏兹

要我说，高速而且是欠采样的情况下还讲什么有效位