在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2013-1-27 20:06:20 | 显示全部楼层
回复 1# benemale

兄弟,能发一份到我邮箱吗?我下载28个部分下来,解压老出错,多谢多谢邮箱:liganghuo@126.com
发表于 2013-2-1 11:03:21 | 显示全部楼层
貌似没钱的样子,先收着
发表于 2013-2-1 11:08:02 | 显示全部楼层
这资料还是多不错的哇
发表于 2013-2-1 11:10:03 | 显示全部楼层
尼玛啊,每个包才4M,纯粹混信元的~~~
发表于 2013-2-5 22:39:32 | 显示全部楼层
谢谢分享
发表于 2013-2-5 22:40:24 | 显示全部楼层
谢谢分享
发表于 2013-2-26 15:18:42 | 显示全部楼层
灌水灌水灌水灌水灌水
发表于 2013-2-26 15:23:59 | 显示全部楼层
刚才发错了,一直在找这本书的中文电子版,非常感谢
发表于 2013-2-26 15:39:17 | 显示全部楼层
好东东,收下了,谢谢分享。
发表于 2013-2-26 16:27:09 | 显示全部楼层
好东西,谢谢楼主分享。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 08:12 , Processed in 0.023207 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表