在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2013-4-20 12:04:16 | 显示全部楼层
谢谢楼主,下载下来,好好学习;
回复 支持 反对

使用道具 举报

发表于 2013-4-20 13:11:33 | 显示全部楼层
謝謝分享
回复 支持 反对

使用道具 举报

发表于 2013-4-28 03:26:03 | 显示全部楼层
怎么分这么多份啊 分都不够用了
回复 支持 反对

使用道具 举报

发表于 2013-4-28 07:39:37 | 显示全部楼层
我要了
回复 支持 反对

使用道具 举报

发表于 2013-5-21 20:03:01 | 显示全部楼层
so big! thanks
回复 支持 反对

使用道具 举报

发表于 2013-5-21 21:37:49 | 显示全部楼层
太多分卷了,我积分不够 ,等有那么多积分了再来
回复 支持 反对

使用道具 举报

发表于 2013-6-5 15:26:45 | 显示全部楼层
这本书的营养丰富,即使中文版翻译的差强人意,仍然能学到不少东西。
中文读不通、不理解或是碰到陌生的概念时,就可参照英文原版,多想想会有更多的收获。
回复 支持 反对

使用道具 举报

发表于 2013-6-12 18:27:20 | 显示全部楼层
附件有点多。。。看看有没第二版。
回复 支持 反对

使用道具 举报

发表于 2013-6-12 21:40:23 | 显示全部楼层
不错。。收下了。。。
回复 支持 反对

使用道具 举报

发表于 2013-6-12 22:51:28 | 显示全部楼层
啧啧。。附件有点多。。。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-29 10:36 , Processed in 0.020951 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表