在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6158|回复: 11

[求助] synplify综合结果看不懂

[复制链接]
发表于 2013-1-7 15:39:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我以前用synplify综合的结果一般都是有触发器或者基本门电路的,例如:             cell count        area     count*area
             MUX2H   292      1.0      292.0
              AO21   232      1.0      232.0
              XOR2   205      1.0      205.0
            XOR2FT   193      1.0      193.0
              AND2   178      1.0      178.0
               DFF   168      1.0      168.0
            NOR2FT   103      1.0      103.0
              IB33    97      0.0        0.0
               OR2    50      1.0       50.0
            OB33PH    33      0.0        0.0
           AO21TTF    33      1.0       33.0
           OA21FTT    32      1.0       32.0
             NAND2    32      1.0       32.0
              DFFS    10      1.0       10.0
            OR3FFT     9      1.0        9.0
               OR3     9      1.0        9.0
            OR3FTT     4      1.0        4.0
          OAI21TTF     2      1.0        2.0
              GL33     2      0.0        0.0
           OA21FTF     1      1.0        1.0
              NOR3     1      1.0        1.0
           NOR3FFT     1      1.0        1.0
          AOI21TTF     1      1.0        1.0
               PWR     1      0.0        0.0
               GND     1      0.0        0.0
                   -----          ----------
             TOTAL  1690              1556.0

但是最近做了一个,里面一个门电路都没有,报表是这样的:
Total LUTs:  131 of 12060 ( 1%)
Logic resources:  131 ATOMs of 12060 ( 1%)
ATOM count by mode:
  normal:       131
  arithmetic:   0

ShiftTap:       0  (0 registers)
Total ESB:      0 bits   (0% of 212992)

ATOMs using regout pin: 28
  also using enable pin: 6
  also using combout pin: 0
ATOMs using combout pin: 103
Number of Inputs on ATOMs: 492
Number of Nets:   189

这里面的LUT好像说是查找表,但是ATOM就不知道是个什么了,求大神指教
 楼主| 发表于 2013-1-7 15:40:28 | 显示全部楼层
求大神指教啊,第一个表有点乱哈,不好意思
发表于 2013-1-7 17:24:50 | 显示全部楼层
本帖最后由 yp19890718 于 2013-1-7 17:27 编辑

如果功能不缺失,这种综合应该算是很优化的.
1个LUT 对应 1个4入1出的选择器和 4个与非门
 楼主| 发表于 2013-1-10 15:25:07 | 显示全部楼层
回复 3# yp19890718
功能仿真是在modelsim下进行的,基本要求都能实现。但是也有人说,synplify的参考价值不大,你会是用Quartus II进行综合和时序仿真吗?想请教一下
发表于 2013-1-10 16:17:56 | 显示全部楼层
回复 4# tjxgz


    synplify主要的目标就是优化面积和速度.
我两个都有用,synplify在综合有大量选择器(if else结构)的情况下会比Q2的效果更好,但有些能在Q2中综合的到了synplify就综合不了.
原因我也不太清楚,Q2综合起来RTL可读性很好.
synplify考虑到资源的最大利用率,经常是不按我们的想法去做,所以很难看懂.
 楼主| 发表于 2013-1-10 17:18:16 | 显示全部楼层
回复 5# yp19890718
在Q2里面做时序分析好像需要设置tsu,tco这些参数,这个都不会的,有没有比较具体的一些教程资料啊
发表于 2013-2-1 10:52:14 | 显示全部楼层
按照楼上诸位所说,Q2要好一些?
发表于 2013-2-21 09:30:39 | 显示全部楼层
学习学习
发表于 2013-8-6 16:26:07 | 显示全部楼层
modelsim下仿真需要综合工具产生.v文件
发表于 2014-2-20 16:51:33 | 显示全部楼层
回复 1# tjxgz
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-21 15:56 , Processed in 0.021214 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表