谢谢陈老大回答!!!但是这个好像和double via 没有关系吧,而是说clock net采用 NDR之后,金属层之间的via此存还是默认的,所以与double 后的net不匹配,才会有如下的warning:
warning: The ‘via1’ via enclosure width is less than NDR width constraint of ‘METAL2’ layer (RT-066)
ICC提示的是:Please increase NDR via enclosure to meet metal layer NDR width.
没有试过,所以来问问,是不是在设置NDR的时候,把via的尺寸也做相应的修改!!!