关于FPGA设计仿真和硬件实测不一致问题的讨论

guoyu · 发表于 2012-4-24 14:21:01

回复 17# ertss

楼主有些激动。回复指出问题的人其实没有切中要害。我觉得代码风格没啥问题，其它有问题，我抱砖引玉，只说两点：1.不必要，也最好不要把每个寄存器都赋初值，尤其在datapath中。2. Multi-cornor Simulation是STA中的概念，和SV没关系。

xwave · 发表于 2012-7-17 19:28:48

回复 8# huxiaokai2005 热敏电阻？

boliyu1987 · 发表于 2012-7-31 20:55:02

学习了

zhrscut · 发表于 2012-8-9 10:46:44

分享自己的问题让每个人受教，热心啊

yonguestc · 发表于 2012-8-9 16:32:28

看看，学习中，

hasong · 发表于 2012-9-14 09:21:44

学习了，楼主很主动思考啊。

xuy731 · 发表于 2012-10-11 22:12:21

大多数的bug是要编程靠程序自动发现的!!这个不错

ahaxin · 发表于 2012-10-12 19:49:59

嗯经验之谈赞一个

hyw615 · 发表于 2012-10-30 11:29:46

只能慢慢吸收了

ysxiliu · 发表于 2012-12-10 20:15:35

看了楼主的经验，学习到了很多。
有一个问题没有搞懂，楼主说的第三点，在解决hold time violation的时候尽量让信号跑全局网络是什么意思？

[原创] 关于FPGA设计仿真和硬件实测不一致问题的讨论