在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3911|回复: 8

[求助] ncsim仿真求助,仿真跑死现象~

[复制链接]
发表于 2012-11-17 10:15:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟在运行ncsim原理图仿真时,仿真会在某个时间点停止,不再运行(现象:xxxxns+xxxx,加号前时间停止,加号后依然在跑),是不是某个逻辑冲突了,但是又找不到具体的原因,有没有大侠遇到过这种问题?怎么处理这种问题?请不吝指教!谢谢~~~
发表于 2012-11-17 10:57:27 | 显示全部楼层
有combinatianal loop,检查一下吧
发表于 2012-11-23 23:21:38 | 显示全部楼层
检查一下吧
发表于 2012-11-23 23:29:48 | 显示全部楼层
学习一下
发表于 2019-1-10 19:18:19 | 显示全部楼层
回复 2# majia123qwe

你好,能说具体一点吗,我也碰到这个问题了
发表于 2019-1-11 16:02:50 | 显示全部楼层
回复 5# lccchc


   Combinational loops are among the most common causes of instability and unreliability in digital designs. They should be avoided whenever possible. In a synchronous design, feedback loops should include registers. Combinational loops generally violate synchronous design principles by establishing a direct feedback loop that contains no registers. For example, a combinational loop occurs when the left-hand side of an arithmetic expression also appears on the right-hand side in HDL code. A combinational loop also occurs when you feed back the output of a register to an asynchronous pin of the same register through combinational logic.
发表于 2019-2-23 20:34:27 | 显示全部楼层
不错不错不错
发表于 2019-5-5 05:55:26 | 显示全部楼层
先改用 modelsim.
修改 modelsim.ini 中的 iteration limit 以確定是不是真的有combination loop-back
发表于 2019-5-15 15:07:54 | 显示全部楼层
logic error. dead lock loop
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-27 15:31 , Processed in 0.043576 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表