新人求助

最酒店

本人现正在学习verilog语言，编过一段时间，但总感觉没有入门，苦于不能很好地编出可综合源代码和对应的testbench，请求各位给点建议！！！

simm10

Very easy for coding but not easy for SoC tape out on all HW consideration such as:
1. clock tree
2. hold time
3. noise
4. power

最酒店

回复 3# simm10


    谢了

greenwindstudio

多练练，多综合下。初期可以研究下什么样的代码会综合出什么样的电路。培养良好的coding style。