新人求助

最酒店 · 发表于 2012-11-15 20:00:25

您需要登录才可以下载或查看，没有账号？注册

x

本人现正在学习verilog语言，编过一段时间，但总感觉没有入门，苦于不能很好地编出可综合源代码和对应的testbench，请求各位给点建议！！！

simm10 · 发表于 2012-11-17 10:31:59

Very easy for coding but not easy for SoC tape out on all HW consideration such as:
1. clock tree
2. hold time
3. noise
4. power

最酒店 · 发表于 2012-11-23 18:27:26

回复 3# simm10

谢了

greenwindstudio · 发表于 2013-10-8 21:23:30

多练练，多综合下。初期可以研究下什么样的代码会综合出什么样的电路。培养良好的coding style。

[求助] 新人求助